

2. Navrhněte jednoduchý sekvenční synchronní automat – tříbitový čítač, který na svém výstupu generuje periodicky čísla od 0 do 7, nejdříve lichá, pak sudá. Paměťový prvek zvolte.

navrhněte následující: operace

Register-Memory	Load-Store
load R1, b	load R1, b
add R1, c	load R2, c
mul R1, c	add R3, R2, R1
store a, R2	mul R4, R3, R2
	store a, R4

3-bitový čítač 0-7 sudá, pak lichá

$Q_1 = Q_0 \oplus Q_2$
 $Q_2 = Q_1 \oplus Q_0$

Q_0	Q_1	Q_2	D_0	D_1	D_2
0	0	0	0	1	0
0	1	0	1	0	0
1	0	0	1	0	0
1	1	0	0	0	1
0	0	1	0	1	1
0	1	1	1	0	1
1	0	1	1	1	1
1	1	1	0	0	0

$D_2 = Q_2 \cdot \overline{Q_0} + \overline{Q_2} \cdot Q_1 + Q_0 \cdot \overline{Q_2} \cdot Q_1$

3. Předpokládejte cache paměť o velikosti 4 bloky. Pro následující sled operací „Load“, kde Load X znamená načíst byte z bloku počínajícího na adrese X, označte každý „Load“ jako „HIT“, povinný „MISS“, konfliktní „MISS“ a nebo kapacitní „MISS“. Předpokládejte, že cache je zpočátku prázdná. Pro každý přístup uveďte typ (jeden z výše uvedených) a pak obsah paměti. Otázku řešte pro následující typy cache paměti: (a) Plně asociativní cache se strategií FIFO


cache paměť - load

ad	typ	cache
0	Miss p	0 ---
4	miss a-miss	04 --
1	Miss p.	04 1-
0	HIT	04 1-
2	Miss p	04 12
3	Kapacitní miss	4123
4	HIT	4123
5	Kap. miss	1235
6	Kap. miss	2356
0	Kap. miss	5560
4	Kap. miss	6604
6	HIT	

FIFO ... nahradíme bloky, které přišly první

ad	typ	cache
0	p. miss	0 - - -
4	p. miss	04 - -
1	p. miss	04 1 -
0	HIT	04 1 0
2	p. miss	4 1 0 2
3	k. miss	1 0 2 3
4	k. miss	0 2 3 4
5	k. miss	2 3 4 5
6	k. miss	3 4 5 6
0	k. miss	4 5 6 0
4	HIT	5 6 0 4
6	HIT	6 0 4 6

5.FLOAT DO INT



6. Jaké znáte metody dynamické transformace adresy (virtuální paměť). Míněn je přechod od logické adresy (virtuální-tu, kterou generuje procesor na základě běhu programu) na fyzickou adresu (adresa, která je použita k přístupu do fyzické paměti). Cache paměť neuvažujte. Popište (nebo lépe nakreslete) transformační mechanismy.

Přímý – stránkování – dva přístupy, z tabulky stránek na disk a pak do paměti.
Dvojnásobný čas

S TLB – prvně do tlb a hned do paměti. Když není v tlb tak pak do tabulky stránek

7. Je dána dvoucestná cache paměť o kapacitě 2kbyte se 16 byte na jedné řádce a následující kód: a) Vypočítejte celkovou četnost výpadků („missrate“) (pro případy, že každý prvek pole zabírá jedno slovo 16 bitů, pak také 32 bitů) b) Jaké typ lokality je využíván?

code - 2-cesta; 2kB; 16B na 1 výdce


for (int i=0; i<1000; i++)
 A[i]=40+B[i];

lokalita - prostorová - pole
 - časová - smysly, výsledky operací

slovo 16b = 2B => 5 slov na výdce; ten 7 slov (180+120, 120)
 -> missvate $\frac{1}{3}$... kasung' výpadek

slovo 32b = 4B => 4 slov; ten 8 slov -> 4+ výpadek => $\frac{1}{2}$

8. Popište, jakým způsobem se dělí čísla v pohyblivé řádové čárce.



9. Vysvětlete, co jsou zarovnaná (nezarovnaná) data, popř. instrukce. Existují procesory, které s nezarovnanými daty popř. instrukcemi dokážou pracovat, jiné typy to nepřipouští. Porovnejte obě varianty (+-), jaké jsou výhody a nevýhody obou řešení.

-adresa v paměti A je N-bajtově zarovnaná, když N je mocnina dvou, A je násobkem N bajtů. Bajt je tedy nejmenší jednotka pro přístup do paměti. Každá adresa určuje jiný bajt.

Výhoda: snadno se adresuje. Nevýhoda: mohou zůstat díry tím, že ukládám něco malého a nevyužiji rozsah bajtu

1) Jakým způsobem se předávají parametry z hlavního programu do podprogramu z technického hlediska. Jako příklad můžete použít R3000.

- první 4 parametry v registrech \$4-7, tj. \$a0-\$a3, první parametr procedury je vždy v \$a0. Zbylé do zásobníku.

2) Co je příčinou fyzických limitů Mooreova zákona? Proč?

- nutná izolační vzdálenost 2-3 nm, omezen kvantovými tunelovými efekty

3) a) Diagram adresního režimu pro výpočet adresy cíle podmíněného skoku.


b) Proč jsou instrukce MIPS lw/sw zařazeny do I-formátu instrukcí? Jaké to přináší výhody pro návrh MIPS ISA? protože I je formát pro přesuny dat, větvení, immediate a lw/sw jsou instrukce pro přenos dat

c) Příklad MIPS kódu, který reprezentuje dereferencování pointeru v lw/sw.
lw \$s0, 0(\$a0)

4) Popište podrobně kroky, které procesor vykonává při provádění instrukce návratu z podprogramu. Začněte přesunem instrukce do instr. registru.

- Před návratem do volajícího – uložení fční. hodnoty do reg \$v0 → obnovení všech reg. Volané fce. → pop stack frame + obnova \$fp → návrat na adresu uloženou v \$ra

5) Navrhněte jednoduchý sekvenční synchron. automat – dvoubitový binární reverzní čítač



$b) 1/f = 1/500000000 = 2000 \text{ ps}$; celkový čas = $27000 - 2000 = 54\,000\,000 \text{ ps} = 54 \text{ ms}$

1) Strategie pro provádění operace zápisu do paměti

WRITE THROUGH- zápis dat do cache a současně do bloku hlavní paměti-snažší implementace(zápisová buffer) - MISS je jednodušší a levnější, není potřeba zapisovat blok do nižší úrovně

WRITE BACK- zápis pouze do cache - zápis pouze při výměně bloků, výhoda: zápisy omezeny pouze rychlostí zápisu cache, zápis více slov najednou, efektivní pouze zápis celého bloku do paměti

2) Datový hazard RISC

- instrukce je závislá na výsledku předchozí instrukce, která je stále v pipeline(chci počítat s nečím, co se stále počítá)

- řešení - pozastavování vložením tří bublin do pipeline, změna pořadí instrukcí, využití techniky FORWARDING


3) Případy, kdy se mění PC

- zvyšuje se při načtení instrukce, při skoku a větvení, při volání podprogramu, při návratu z podprogramu

4) Navrhnout "prioritní kodér" Zpracovává 4 vstupní signály, vstupy mohou být aktivovány současně.

1. zjištění speciálních hodnot (NaN, ∞)
2. porovnání exponentů, nalezení většího. pokud stejný, ~~proskočíme~~ ^{přeskočíme} 3.
3. vzeďil exponentů a posunuti mantiss doprava o tento vzeďil (mantisa menšího čísla)
4. vzeďil nebo součet mantis - záporné číslo převedu na dvojkouš doplněk
- podle znaménkového bitu
5. součet mantis, při přetečení posunuti ^{mantis} o 1 bit doprava a exponent se evši o 1
6. normalizace mantis: posun bitů doleva, pokud není první bit 1, snížení exponentu o posun bitů
7. určení znaménka podle vyššího z čísel
8. zaokrouhlení podle znaménkového vzeďilu
9. při přetečení exponentu korekce hodnoty
10. hodnota exponentu má minimální hodnotu => podčísleci => vzeďilky +0; -0
číslo = mantisa · 2^{exponent} [145, 625 0,625 1,25 63,25]

8) Algoritmus násobení binárních čísel - diagram a operační jednotka




9) `for(int i=0; i<4000;i++), for(int j=0; j<8; j++), a[i][j] = b[j][0] + a[j][i]`

Kolik 32-bit. čísel typu int může být uloženo v jedné 32 bytové řádce cache?


Které přístupy tohoto úseku programu vykazují prostorovou lokalitu?



- v jedné řádce může být teoreticky uloženo 8 čísel, ale vejde se jich tam jen 7.
 lokalita $A[i][j]$

2) Jeden stupeň úplné odčítačky (signály a_i, b_i, c_i) $D=A-B$



3) HDD 4GB cache 12kB paměti, 4 cestná částečně asociativní paměť. Velikost bloku 16B. Nejmenší adresovatelný blok jeden WORD 2B. Nakreslit a popsat výběrový mechanismus při operaci čtení.





4) Základní charakteristika instrukčního souboru RISC. Organizace přístupu do ram, jak vypadá formát instrukce, přenos mezi CPU a HDD. Jak se tvoří adresa která je použita pro výběr (uložení) dat.

- lze chápat jako interface mezi HW a SW - abstraktní forma HW
- odděluje implementační složitost SW
- load/store, výpočetní, skoky a větvení, pohyblivá čárka, memory management, speciální
- tři formáty instrukcí - každá 32b. data v paměti pouze přes load-store

5) Princip urychlení práce paralelní binární sčítačky. Schéma pro šířku n bitů.

- máme n-bitovou sčítačku, vytvořenou z obvodů 1-bit úplné, celým obvodem se šíří signál přenosu - zpomaluje činnost

- pro urychlení může při určitých kombinacích vstupů říct, jestli bude generovat přenos nebo předávat signál – drahé, lepší použít několik CLA sčítaček

6) Do jaké kategorie patří řadič CPU. Funkci programového řadiče.

- řídí činnost, je to konečný automat - stav - generování řídicích signálů, hrany - podmínky přechodu

- lze implementovat v HW - ROM

1. Instrukční soubor obsahuje instrukce, které mají délku 32bitů. Velikost paměťového adresního prostoru počítače je 230 bytů. Operační kod zabírá 6bitů. Uveďte různé způsoby jak zajistit procesoru přístup k datům, když na adres. instrukci zbývá méně než 27 bitů

- buď uložíme pointer na register, ve kterém bude instrukce uložena (do 32bitů se vejde)

- nebo uložíme pointer na adresu paměti, ve kterém bude instrukce uložena

2. Určete metriky pro hodnocení výkonnosti PC s využitím benchmarků

- čas - Doba CPU -> provedení programu. Hodinová frekv., počet instrukcí -> získává se obtížně (pomocí simulátorů nebo HW čítačů) – závisí na architektuře; nejtěžší je získat CPI-> střední hodnota počtu cyklů na instrukci, ovlivněno všemi atributy návrhu PC.

- výkon – kapacita - spolehlivostní - aby nedošlo k selhání

3. Řídící hazardy, a jakým způsobem se u procesoru třídy RISC omezuje jejich vliv

- ŘH - skoková instrukce pozastavuje zpracování dalších instrukcí

- provedený skok vede až na 3 bubliny v pipeline, to vede k pozastavení, CPU neví, jakou instrukci má načíst

- řešení - opoždění instrukcí větvení, statická a dynamická predikce

4. Navrhněte jednoduchý sekvenčně synchronní automat – 3bitový vratný čítač intuitivní, a standardní – stejný jako 2b

5. Popište podrobně jednotlivé kroky, které procesor vykonává při provádění instrukce podmíněného skoku. Začněte přípravou na... na něco :-)

6. Popište základní registrové sady RISC (nikoliv vlastního instruk.soboru!) Hlavně ty, které maximálně ovlivní výkon procesoru. Nepopisujte urč.jednotlivé registry ani instrukč.formáty. Zajímavé jsou pouze vlastnosti tohoto funkčního bloku

-omezen počet registrů - 32 x 32 bit, pojmenování \$t0 nebo číslem \$8, \$t -

